玩转FPGA山寨版

看了《玩转FPGA》,写的不错,写写山寨版和大家交流!

  博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理

一、在SOPC builder里面依次添加如下组件:

1、PLL 输入时钟50MHz,输出时钟C1:50MHz,相位0度,更名为sys_clk   C2:50MHz,相位-72度,更为DRAM_CLK,给SDRAM使用

2、SDRAM 客户类型,数据位16bits

3、timer Period:1 s,Preset:Full_featured 做时钟显示用的

4、key 为PIO 4bit input,下降沿中断,提供调节时钟

5、switch为PIO 2bit input无中断类型,提供调节时钟

二、Quartus II工程

posted on 2011-04-25 10:17  Neddy11  阅读(1369)  评论(1编辑  收藏  举报