PCB Layout-EMC-第1节

　　在PCB设计上压制EMI电磁干扰比设计较好的机壳要便宜得多，且屏蔽方式不一定合算且当系统扩充时不见得合用，所以在PCB Layout设计考虑EMC的问题尤为重要。

　　1.电阻、电容和电感在高频的表现

　　　　（1）电阻器在高频的表现为：电感、电阻串联，且电阻与电容并联。

　　　　（2）电容器在高频表现为：电感、电阻、电容串联。

　　　　（3）电感器在高频表现为：电感、电容并联。

 　　上述的行为特性一般称为隐藏电路，如果工程师是根据时域的功能特性来选择元件，而忽略在频域里的实际表现，很多时候会因此产生EMI。当了解到这些隐藏电路，再考虑主动元件的切换速度所带来的隐藏电路，就很容易可以设计出一个符合要求的产品。

　　2.EMC三要素

　　　　（1）能量的源头；

　　　　（2）被能量干扰的接受者

　　　　（3）在源头与接受者间的耦合路径。

　　　要有干扰存在，这三个元素都要存在。如果移掉了其中之一，就没有干扰的问题了，所以我们的工作就是要确定哪一个要素是最容易移除的。一般而言，设计PCB以减低RF能量的源头是最经济有效的方式。

　　3.PCB的布线层

　　当设计PCB板时，首先要考虑的是需要多少布线层和平面层。层数的决定在于功能规格、杂讯免疫力、布线网络、阻抗的控制、元器件密度等因素。适当的使用Microstrip及Stripling方式可以在PCB上压制射频辐射。

　　Microstrip：指PCB的外层trace，经一介电物质邻接一整片平面。Mircrostrip方式在PCB上可对RF进行一定的抑制，同时Microstrip与邻层有较小的耦合和较低的延迟，所以速度较快的clock及逻辑信号线可采用Microstrip方式。Microstrip的缺点是信号还是会辐射RF能量，而增加金属屏蔽可以减弱辐射RF。

　　Stripline：指介于两个平面层之间的内层trace。Stripline有较好的RF辐射压制，但其运行传输速度较低。两平面间存在电容性耦合，从而降低高速信号的边缘速率，Stripline的电容耦合效应在边缘速率快于1ns的信号之上较为显著。Stripline主要特点是对内部trace的RF能量的完整屏蔽性，其对射频辐射有较佳的抑制能力。

　　4.Layer层的堆叠分配

 　　（1）两层板

　　　　第一种：Ground 走顶层，Power走底层。保持Ground trace（垂直走向）和Power trace（水平走向）为90°角分布，同时以网格状Layout，使形成的每一网格总环路面积小于1.5寸平方，并在Ground与Power交界出处每一个IC放置一个去耦电容。

　　　　第二种：Ground 和Power在同一层，此种方式常用于小于10KHz的频率产品设计。将Power trace在同一布线层以幅射状拉线，由电源出至每一个元件，减少所有trace的总长度。将所有Power及Ground trace相邻平行走线，这可使得高频杂讯的环路电流最小，防止高干扰其它电路及控制信号。信号走线流向应与Ground路径并行，保证信号与Ground回路完整。

　　（2）四层板

　　将最高clock布线于相邻Ground plane且不相邻Power plane，可得最佳EMC效果。此为在PCB上MEI抑制的基础概念。Power及Ground plane的分布阻抗应尽可能降低。不易保持高信号阻抗和低电源阻抗

　　（3）六层板

　　　　第一种：适用于低速设计，高信号阻抗和电源阻抗较差。（4个布线层）。

　　　　第二种：此方式Ground和Power平面间有较好的耦合，故电源阻抗较低，关键信号布局在Signal2层（4个布线层）。

 　　　　 第三种：此方式为最佳EMC堆叠方式，所有信号层都有较好的磁通抵消以及有较低的电源平面阻抗（3个布线层）。低速信号布局在Signal2和Signal3层，高速信号布局在Signal1层。

　　（4）八层板

　　　　第一种：因在电源及接地平面有较差的磁通抵消，此方式为较差的堆叠方式（6个布线层）。signal1与signal2、signal3与signal4、signal5与signal6为相邻布线层，故需要上下层要垂直布线。高速信号布局在Signal2和Signal3。

 　　　　第二种：对RF电流有较好的磁通量抵消，此方式为最佳EMC的堆叠方式（4个布线层）。关键信号和低速信号布局在Signal2和Signal3层，高速信号布局在Signal1和Signal4层。