PCB设计-Allegro消除DRC

　　在PCB设计过程中，如果设计有违反规则时，系统会有DRC标识。当DRC标识越来越多时，设计界面就会烦乱，严重影响设计开发者的心情，故应及时的对DRC进行消除，同时也可为后期出GERBER文件做准备。本文章主要讲解如何消除Allegro常见的DRC。

　　1.变更Fanout区域的线宽。用Edit Property Net中的Min_Neck_Width可快速变更线宽，无需进入Constraingt修改，如下图1所示。Fanout指扇出，一般在BGA器件常见，特别是像英特尔处理器这样的大CPU。由于BGA引脚间距较小，所以一般都需要设置较小的线宽和线距才能把线拉出来。

 图1　线宽变更

　　2.消除Cline与Keepin的DRC。使用Edit_Property_Cline的Notic_Etch_Outside_Keepin属性去消除，如下图2所示，此方式Shapes与Keepin、Via与Keepin的DRC也适用。

 图2　消除Cine与Keepin的DRC

 　　3.消除Diffp Min Spaced的DRC。这类DRC一般出现在Fanout区域，由于空间限制Pair走线间距会减小，可以给Net加Diffp_Min_Space&Diffp_Neck_Gap属性，这两个属性最好配合使用，如下图3所示。

图3　消除Diffp Min Spaced的DRC

　　4.消除同一Symbol的Pin的DRC。利用Symbol属性中的Nodrc_Sym_Same_Pin消除，如下图4所示。

 图4　消除同一Symbol的Pin的DRC

　　5.消除Via On Pin的DRC。添加Physical Constraint Set的Region，在Pad-Pad Connect中选取VIAS_PINS_ONLY，在Via区域添加此Region，注意所有的Region都请在单层且小区域添加（不破坏其它层和旁边区域的规则）。这种添加Region的方式非常有意思，有兴趣的小伙伴可以多去了解。Region是高于本身所有的规则的，它可以重复性的使用在多个区域来消除同一类的DRC，可以提高消除DRC的效率。

 图5　消除Via On Pin的DRC

　　6.消除Mosfet的VG DRC。其实际上是Pin to Pin DRC的一种，可以利用Physical中Pad-Pad Connect的All_Allowed去消除，注意添加此Region时需要與Pin同大，加小了不起作用，也是单层区域添加。

 图6　 消除Mosfet的VG DRC

　　7.消除Pin与Pin叠加的DRC。可以使用Pad-Pad Connect添加Rrgion的方式去解決。

 图7　消除Pin与Pin叠加的DRC

 　　提醒一下，不是所有的属性都能加的，如NO_DRC，加完确实沒有DRC了，即使有错也不出DRC；还有Net_Short，实际上只给了某个元件Pin增加，实际上其它元件Pin放上去一样不报DRC；最后就是Region消除DRC很便捷，但还是需要注意以下几点：

　　（1）Region要分层加，一定不要加All Layer；

　　（2）Region面积尽量小，如有需要根据情况在增加；

　　（3）不可滥用Region，避免达不到Rule要求；

　　（4）改版时的Region建议要检查一遍，避免元件移动或走线改动导致Region错位；

　　（5）Constraint中要根据不同Rule设置多个Region，不要把多重Rule设置在一个Region中，建议Region时就不要去Copy原始Rule。