摘要：
接上一篇来分析一下使用的ip核。1.altpll这个锁相环有3个输出接口：c0:100mhz，系统时钟，无相位偏移；c1：sdram时钟，相位偏移-65dg，（没有相位偏移这个sdram不工作，毕竟是动态存储），... 阅读全文
摘要：
摸索了差不多一个月的基于FPGA的web服务器的搭建，今天总算差不多完成，想写篇博客梳理下知识点一看笔记本，记的太乱。想起来什么就写什么吧。一个完整的工程包括硬件和软件。硬件部分就是用qsys搭建软核工程，用so... 阅读全文