【总线】LVDS通讯

LVDS ：Low-Voltage Differential Signaling 低电压差分信号

LVDS是一种低摆幅的差分信号技术，它使得信号能在差PCB 线对或平衡电缆（传输介质）上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

可以实现点对点或一点对多点的连接。

具有低功耗、低误码率、低串扰和低辐射等特点。

标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。

 

https://blog.csdn.net/weixin_42509369/article/details/85761308

 

LVDS 信号传输由三部分组成：

1、 差分信号发送器

将非平衡传输的TTL 信号转换成平衡传输的LVDS 信号。有独立和集成之分。

2、 差分信号互联器

包括联接线（电缆或者PCB 走线），终端匹配电阻。按照IEEE 规定 ，电阻为100 欧。我们通常选择为100 ，120 欧。

3、 差分信号接收器

将平衡传输的LVDS 信号转换成非平衡传输TTL 信号，很高的输入阻抗。

 

 

一、输入输出信号

1、输入信号

LVDS发送芯片输入信号来自主控芯片。

输入信号包含：

 

（1）RGB数据信号:

RGB信号+数据选通信号DE+行HS场VS同步信号 = 数据信号

 

输入数据信号：

例如：一个6bit液晶面板使用四通道LVDS发送芯片，共有：18个RGB信号+1个数据

使能信号+1个行同步信号+1个列同步信号 = 21个数据输入引脚

 

（2）时钟信号

输入时钟信号：

即像素时钟信号，也称为数据移位时钟（在LVDS发送芯片中，将输入并行RGB数据转换成串行数据时要使用移位寄存器）。

像素时钟信号是传输数据和对数据信号进行读取的基准。

 

（3）控制信号

待机控制信号：

当此信号有效时（一般为低电平时），将关闭LVDS发送芯片中时钟PLL锁相环电路供电，停止IC输出。

数据取样点选择信号：

用来选择使用时钟上升沿还是下降沿读取RGB信号数据。

 

2、输出信号

时钟信号输出：

输出信号频率与输入信号频率相同，占据发送芯片一个通道；

串行数据信号输出：

四通道发送芯片，串行数据占据三个通道。

 

二、数据输出格式

1、数据输出

LVDS发送芯片在一个时钟脉冲周期内，每个数据通道都输出7bit的串行数据信号。

 

 

以8bit RGB显示屏接口为例，每个显示周期需要传输8bit的R信号，8bit的G 信号，

8bit 的B信号，及VS，HS，DE信号，总共为27 BIT。而每对LVDS信号线在一个TX

周期里只能传输7BIT数据，所以需要4 对数据线，外加一对时钟线。

 

每组差分线称为一个pair，四组数据线加一组时钟线称为一个channel；

LVDS发送器总是将一个像素数据映射到一个channel的一个发送周期中。

如果是6BIT 显示屏，则并行数据有21位（18位RGB加3位控制信号），因此LVDS 接口每个Channel只需要 3对数据线和一对时钟线。

 

2、LVDS时钟

LVDS的时钟一般为20MHz~85MHz，因此输出像素时钟低于85MHz的信号，只需要一个channel就可以。

而对于输出像素时钟高于85MHz的，比如1080p@60Hz的输出，像素显示时钟为148.5MHz，就需要将输出像素按照顺序分为奇像素、偶像素两个channel传输；对于更高的1080p@120Hz，则需要四个channel分配。

 

三、数据映射标准

LVDS接口电路中，将像素的并行数据转换为串行数据的格式主要有两种标准：

1、VESA标准

 

2、JEIDA标准