Uart回环测试
摘要:
一、Uart接受模块设计 ## 1.串口模块的时序设计图 PS:1. 0-bit_cnt 接受了起始位;1-bit_cnt 接受了数据位第一位;以此类推,8_bit-cnt 接受了数据位第八位;(此时拉高po_flag,表示数据接收完成。 2. bit_cnt>=1时代表着传输数据的开始,结合bit 阅读全文
posted @ 2024-06-16 23:00 MVP-curry-萌神 阅读(87) 评论(0) 推荐(0)