MINAIot  

2019年5月5日

Verilog语言实现1/2分频
摘要： Verilog语言实现1/2分频 module half_clk(reset,clk_in,clk_out); input clk_in,reset; output clk_out; reg clk_out; always@(posedge clk_in) begin if(!reset) clk_ 阅读全文
posted @ 2019-05-05 11:27 MINAIot 阅读(667) 评论(0) 推荐(0) 编辑
 
Copyright © 2024 MINAIot
Powered by .NET 9.0 on Kubernetes
博客园