导航

• 博客园
• 首页
• 新随笔
• 新文章
• 联系
• 订阅
• 管理

06 2019 档案

• Verilog实现八选一功能
  摘要：Verilog实现八选一附带源码 其实八选一就是基于四选一上的，只要大家增加变量，定义好变量类型并注意码代码时的规范就行了 具体的可以看一下源码，以及测试程序： 此为源码 module mux8_to_1 (out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output 阅读全文
  posted @ 2019-06-02 17:34 MINAIot 阅读(621) 评论(0) 推荐(0) 编辑