2014年10月14日

FPGA设计中对输入信号的处理

摘要： 总而言之，五条原则：1.全局时钟的跳变沿最可靠2.来自异步时钟域的输入需要寄存一次以同步化，再寄存一次以减少亚稳态带来的影响3.不需要用到跳变沿的来自同一时钟域的输入，没有必要对信号进行寄存4.需要用到跳变沿的来自同一时钟域的输入，寄存一次即可5.需要用到跳变沿的来自不同时钟域的输入，需要用到3个触... 阅读全文

posted @ 2014-10-14 10:58 Life's coding 阅读(267) 评论(0) 推荐(0) 编辑

STM32的USART使用DMA接收带校验位的数据

摘要： 工作中用到了一个数据包里面的数据采用不同的校验方式,一部分为奇校验,一部分为偶校验.这时我的方案为: 1.USART设置9bit数据长度,1个停止位,无校验位,这时确保能接收到带校验位的数据 2.设置DMA接收和发送数据,设置外设地址和内存地址都为halfword(16bit)可以接收到带校验位的数... 阅读全文

posted @ 2014-10-14 10:45 Life's coding 阅读(1009) 评论(0) 推荐(0) 编辑

导航