摘要：
以下内容是根据明德扬教程按照个人习惯整理 #新建一个库 vlib work #将其映射到workvmap work work#编译指定的verilog文件vlog tb_mdy_fifo_1_1.vvlog mdy_fifo_1_1.vvlog ../fifo_ahead.vvlog ../alte 阅读全文
摘要：
1，为什么使用Modelsim仿真 FPGA调试过程中仿真是不可避免的一个环节，毕竟FPGA属于硬件，其编译速度远远慢于MCU的编译速度，如果像开发MCU那样调试简单代码还可以，复杂代码极为消耗时间，且大部分时间都消耗在等待编译完成的无效等待中。（笔者就是从事MCU相关工作，习惯编译之后先在硬件平台 阅读全文