02 2023 档案
摘要：3 电路 3.1 组合逻辑 3.1.2 数据选择器/多路复用器（Multiplexers）（MUX） Mux2to1（2-to-1 multiplexers） 创建位宽为 1 的 2 对 1 数据选择器。当 sel=0 时，选择 a。当 sel=1 时，选择 b module top_module(
阅读全文
摘要：3 电路 3.1 组合逻辑 3.1.1 基础门 Ring or vibrate（静音） 若手机处于震动模式则振动（motor），否则打开铃声（Ringer） assign ringer = ring&(~vibrate_mode); assign motor = ring&vibrate_mode;
阅读全文
摘要：IC数字前端： 基础： Linux，Verilog/SystemVerilog，脚本语言（Perl，Tcl），VLSI设计，EDA软件（Spice，Cadence，PCB等） 进阶方向： 1.CPU高性能计算 ：体系结构，服务器，多核，一致性，编译器，linux，云计算，虚拟化 2.GPU设计 ：体
阅读全文
摘要：3 电路 3.1 组合逻辑 3.1.1 基础门 Wire: assign out = in ; GND: assign out = 1'b0 ; NOR: assign out = ~ (in1 | in2) ; Another Gate: assign out = in1 & (~in2) ; T
阅读全文
摘要：2 Verilog语言 2.5 更多特点 2.5.4 组合for循环 翻转输出一个长度为100的向量（使用组合always块） module top_module( input [99:0] in, output [99:0] out ); integer i; always@(*)begin fo
阅读全文
