摘要：
2013-05-02 18:13:20 开始做毕设将近有两个月了，主要做的是《基于FPGA的基带解调器的设计》，其中最核心的部分是4096点FFT的设计。截止到目前，算是完成了4096点FFT的模块设计（仅仅modelsim仿真通过）。通过两个月的学习，对Verilog HDL有了新的认识。学习贵在总结，遂将心得体会记录！Verilog HDL 学习笔记1-data type 接触HDL时间其实挺长了，最开始接触的是VHDL，写过的最复杂的设计是一个自动量程的频率计。大三的ASIC课上接触到了Verilog HDL，从图书馆借了本书（书名具体叫啥忘了）准备好好学。看了该书一段时间（也就几天.. 阅读全文
