LNAmp

摘要： 哎，用word编辑的，竟然只能通过图片的方式上传，不知道有没有其他比较好的方式？ 阅读全文

摘要： Principles of Digital Communications I 学习笔记2-Discrete Source Encoding 这是《Principles of Digital Communications》的第二次课，也是第二章《Coding for Discrete Source》的一个开始节。Prof.Gallager的教学安排是，先讲信源的编码和解码，再将信道的编码和解码，这样很符合通信的分层的思想。 我觉得学习“不求甚解”是不行的，知其然必须知其所以然（虽然大家都说做工程的会用公式就行）。带着目的性去学习方可学得好，也就是说知道为什么要这样做之后才能更深刻的理解。那为什么 阅读全文

摘要： Principles of Digital Communications I 学习笔记1-Introduction 按照惯例，先扯点闲话！早在大三刚学习通信原理的时候，我就做了一个决定，一定要将这门课学通！但是随着课程的推进，我发现我越来越学不懂。当然啦，“业界”有句良心话，难学的课考试必然容易。也得益于临场突击的能力，期末考试也得了个90分。但是学完后回想起来，我到底学到了什么？我到底懂了哪些东西？不得不承认，除了脑子里更乱了之外，我竟然一无所知。上研究生以来，选修了《概率论与随机过程》、《矩阵论》、《信息论》等课。从网上了解到这些课恰恰就是搞通信的最基础最有用的数学工具，这也使我萌生了系统 阅读全文

摘要： Verilog HDL 学习笔记3-Latch 第一次接触Latch是在大二学习数电的时候，那时候Latch被翻译成锁存器，当时还纠结着锁存器和寄存器的区别（要是当时我知道他俩的英文名叫latch和register我还纠结个P）。扯远了，话不多说，该说说latch与verilog的联系。 还是照惯例，首先必须放上关于latch的定义和解释。ALTERA 的recommended HDL coding中提到：A latch is a small combinational loop that holds the value of a signal until a new value is ass 阅读全文

摘要： 2013年5月6日 10:42:38Verilog HDL 学习笔记2-blocking and non-blocking assignment---学习贵在总结，将学习的心得体会记录 在学习verilog的过程中，碰到的第一块绊脚石就是data type中wire 和reg的使用，第二块就是blocking 和non-blocking assignment 的区别和使用。现将学习过程中的疑惑和自己的理解总结。 照惯例，还是先将官方说明贴出来，verilog 2001关于blocking and non-blocking assignment 表述如下：blocking assignmen.. 阅读全文

摘要： 2013-05-02 18:13:20 开始做毕设将近有两个月了，主要做的是《基于FPGA的基带解调器的设计》，其中最核心的部分是4096点FFT的设计。截止到目前，算是完成了4096点FFT的模块设计（仅仅modelsim仿真通过）。通过两个月的学习，对Verilog HDL有了新的认识。学习贵在总结，遂将心得体会记录！Verilog HDL 学习笔记1-data type 接触HDL时间其实挺长了，最开始接触的是VHDL，写过的最复杂的设计是一个自动量程的频率计。大三的ASIC课上接触到了Verilog HDL，从图书馆借了本书（书名具体叫啥忘了）准备好好学。看了该书一段时间（也就几天.. 阅读全文