摘要: [原题链接](https://hdlbits.01xz.net/wiki/Edgedetect) 一道想了好久的题目,在这种并行执行的程序里怎么才能保存前一个状态,看了题解后才发觉,非阻塞赋值啊,代码如下: ```verilog module top_module ( input clk, inpu 阅读全文
posted @ 2023-08-06 08:01 Xxaj5 阅读(14) 评论(0) 推荐(0) 编辑