08 2023 档案
摘要:前言: 芯片行业中的IP,一般称为IP(Intellectual Property)核,是具有知识产权核的集成电路芯核的总称。说白了就是厂家实现的具有特定功能工具,然后我们可以直接调用,就相当于是函数库吧,如果要定制IP核的化是需要氪金的,对于学习来说,免费的就够用啦。 在FPGA里,我用的是zyn
阅读全文
摘要:独热码只有一个比特位不同,所以在进行比较的时候: 假如我们要判断状态机是否处于某状态S1,代码如下 格雷码:`assign S1 = (STATUS == 2'b01)` 二进制码:`assign S1 = (STATUS == 2'b01)` 而独热码:`assign S1 = STATUS[1]
阅读全文
摘要:[原题链接](https://hdlbits.01xz.net/wiki/Count_clock) 要写一个12小时的时钟。 由题目得知,reset信号的优先级最高,其次是enable,这里很好实现。 我的思路: 写了一个4位的bcd计数器,并实例化了4个,对ss与mm的[7:4]与[3:0]分别考
阅读全文
摘要:[原题链接](https://hdlbits.01xz.net/wiki/Edgedetect) 一道想了好久的题目,在这种并行执行的程序里怎么才能保存前一个状态,看了题解后才发觉,非阻塞赋值啊,代码如下: ```verilog module top_module ( input clk, inpu
阅读全文