会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Future-ZhengLJ
Run into your best future
博客园
首页
新随笔
联系
订阅
管理
2023年7月2日
Verilog HDL数据流建模与运算符
摘要: 数据流建模使用的连续赋值语句由关键词`assign`开始,一般用法如下: ```verilog wire [位宽说明]变量名1, 变量名2, ..., 变量名n; assign 变量名 = 表达式; ``` 只要等号右边的值发生变化,则立即更新等号左边的值。 注意,连续赋值语句只能对`wire`型变
阅读全文
posted @ 2023-07-02 11:29 Xxaj5
阅读(114)
评论(0)
推荐(0)
编辑
公告