2023年7月2日
Verilog HDL数据流建模与运算符
摘要： 数据流建模使用的连续赋值语句由关键词`assign`开始，一般用法如下： ```verilog wire [位宽说明]变量名1, 变量名2, ..., 变量名n; assign 变量名 = 表达式; ``` 只要等号右边的值发生变化，则立即更新等号左边的值。 注意，连续赋值语句只能对`wire`型变 阅读全文
posted @ 2023-07-02 11:29 Xxaj5 阅读(114) 评论(0) 推荐(0) 编辑