我的随笔

HDL刷题:Count clock

Xxaj5 2023-08-09 09:31 阅读:32 评论:0 推荐:0 编辑

HDL刷题:Edgedetect

Xxaj5 2023-08-06 08:01 阅读:29 评论:0 推荐:0 编辑

vivado生成Bitstream报错[Vivado 12-1345] Error(s) found during DRC. Bitgen not run（Vivado 2017.4）。

Xxaj5 2023-07-30 17:58 阅读:1593 评论:0 推荐:0 编辑

为什么直流分量导致归一化频谱变小？

Xxaj5 2023-07-27 09:07 阅读:145 评论:0 推荐:0 编辑

Verilog HDL组合电路的行为级建模

Xxaj5 2023-07-05 18:48 阅读:124 评论:0 推荐:0 编辑

Verilog HDL数据流建模与运算符

Xxaj5 2023-07-02 11:29 阅读:195 评论:0 推荐:0 编辑

Verilog HDL门级建模

Xxaj5 2023-07-01 10:48 阅读:671 评论:0 推荐:0 编辑

Verilog语法基础

Xxaj5 2023-06-19 21:34 阅读:241 评论:0 推荐:0 编辑

Qt中QTabWidget添加控件（按钮，label等）以及使用方法

Xxaj5 2023-05-22 00:31 阅读:2535 评论:0 推荐:0 编辑

操作系统面试整理

Xxaj5 2023-05-18 18:08 阅读:86 评论:0 推荐:0 编辑

公告

昵称： Xxaj5
园龄： 5年
粉丝： 13
关注： 11

<

2025年3月

>

日

一

二

三

四

五

六

23

24

25

26

27

28

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

随笔分类

随笔档案

推荐排行榜