摘要：
SDRAM相位角计算下面是我复制别人的没有图片 如果想看原文 点击下面链接，，http://wenku.baidu.com/view/91e2d76a27284b73f24250e6.html一、芯片说明：FPGA芯片：EP3C55F484I7SDRAM芯片：MT48LC16M16A2二、计算需要参数获取：1、SDRAM参数获取方法及参数说明：SDRAM的参数获取均来自该芯片的数据手册，该数据手册可以到datasheet5.com网站上下载。上图是SDRAM的数据手册中的截图，该sdram型号需要的都用黄色标识标记。其中：TDS=1.5 输入数据建立时间TDH=0.8 输入采样保持时间THZ= 阅读全文
摘要：
FPGA时序约束的几种方法 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。riple 从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：riple0. 核心频率约束 这是最基本的，所以标号为0。riple1. 核心频率约束+时序例外约束 时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设 阅读全文