摘要： 创建工程 创建工程在此略过。基本代码1、创建一个Verilog modual代码如下：module main( input clk, input rsta, input wea, input [3 : 0] addra, input [7 : 0]... 阅读全文