大道至简 悟在天成

摘要： 1 data segment 2 str_source db "Hello ** World ** 09aAzZ$" 3 str1 db 20 dup(0) ;大写字母 4 str2 ... 阅读全文

摘要： 1 DSEG SEGMENT 2 3 DATA DW 0A93EH 4 5 DSEG ENDS 6 CSEG SEGMENT ;设置代码段 7 ASSUME CS:CSEG,DS:DSEG 8 STA... 阅读全文

摘要： 8086CPU地址总线宽度为20， 也就是说一个内存物理地址是5位，内存地址空间为1Mb；数据总线为16位；寄存器为16位。16位结构的CPU包括以下特性：1，运算符最多处理16位数据。2，寄存器最大宽度为16位。3，寄存器与运算器之间的通路是16位。这里就出现了一个问题，如果由16位推出20位的物... 阅读全文

摘要： 热退出tab--space 区分缩进线相同单词自动高亮-->字符串匹配-->快速选中代码自动补全ctrl+z 撤销 ctrl+y 恢复撤销ctrl+p文件切换ctrl+g任意行切换ctrl+r函数切换ctrl+Enter 光标后插入行Ctrl+Shift+Enter 光标前插入行ctrl+/ 注释、... 阅读全文

摘要： 第一章 模型机基本结构由功能分析， 本次组成原理实验中设计的模型机包含下面这些部件：算术逻辑运算部件（ALU）、程序计数器（PC）、指令寄存器（IR）、存储器（RAM）、时序和微程序控制部件。模型机的数据通路为单总线结构，总线宽度为8位。第二章 设计思想1、基于状态机的模型机如图1所示，整体模型机的... 阅读全文

摘要： 从上到下，从左到右，高电平在上，低电平在下，高阻态在中间。双线表示可能高也可能低，视数据而定。交叉线表示状态的高低变化点，可以是高变低，也可以是低变高，也可以不变。 竖线是生命线，代表时序图的对象在一段时期内的存在，时序图中每个对象和底部中心都有一条垂直段的虚线，这就是对象的生命线，对象的消息... 阅读全文

摘要： Verilog HDL语言中的变量只有网线wire和寄存器reg两大类数据类型。网线类型表示Verilog HDL结构化元件间的物理连线，它的值由驱动它的源器件的值决定，如果没有驱动源器件连接到网线，网线的缺省值为高阻z。寄存器类型表示一个抽象的数据寄存器，它只能在always语句和initial语... 阅读全文

摘要： 转自：http://blog.chinaunix.net/uid-22837947-id-3788102.html1.以前对IO输出模式理解不深，现在不断深刻；2.有上拉，下拉，弱上拉，推挽，开漏输出3.不同的单片机有不同的输出模式4.有些IC内部有下拉，比如ADN4604。。。。从I/O口的特性上... 阅读全文

摘要： 不同的算法适应不同的场合，而好的算法都是从以前的经验中提取出来的，只有理论没有实践的算法是闭门造车，从实践中归纳出来的解决问题的办法往往具有便捷性。 大一跟着学长做机器人省赛的时候拼的是时间，因为大一什么都不懂，而我们有的就是时间比较闲，学长做我们看，用俗话说就是跟着学长打酱油；等到大二自己真... 阅读全文

摘要： 内存管理模拟算法：首次适应算法、最佳适应算法、最坏适应算法此程序是参考别人的，因此也没有什么好说的，感觉写的不错就贴上来了代码如下： 1 #include 2 #include 3 #include 4 5 #define PROCESS_NAME_LEN 32 //进程名字长度 6 ... 阅读全文