Loading

2022年6月20日
硬件电路设计
摘要： Verilog HDL（Hardware Description,硬件描述语言） HDL语言是对已知硬件电路的文本形式编写，编写前对所需实现的硬件电路“胸有成竹” 相比C语言，最显著的区别在于HDL语言具备硬件设计的概念： 互连（connectivity）:-wire型变量描述各个模块之间的端口与网 阅读全文
posted @ 2022-06-20 22:33 KairusZhang 阅读(573) 评论(0) 推荐(0) 编辑