2016年1月19日
FPGA开发时钟资源评估需要考虑的问题
摘要： 在第一个独立开发的FPGA项目中，使用了Altera平台的三速以太网IP，工作在100M模式下，外部输入的PHY时钟频率为25MHz。由于在前期没有注意这个外部输入的时钟，导致最后不得不在板子上飞线，完成以太网的调试。这篇文章主要讲讲在做FPGA开发的时候，如何考虑时钟资源的评估！？1 、使用... 阅读全文
posted @ 2016-01-19 22:42 北同学 阅读(182) 评论(0) 推荐(0) 编辑