2017年6月5日
简易SDRAM控制器的verilog代码实现
摘要： SDRAM是每隔15us进行刷新一次，但是如果当SDRAM需要进行刷新时，而SDRAM正在写数据，这两个操作之间怎么进行协调呢？ 需要保证写的数据不能丢失，所以，如果刷新的时间到了，先让写操作把正在写的4个数据（突发长度为4）写完，然后再去进行刷新操作； 而如果在执行读操作也遇到需要刷新的情况，也可 阅读全文
posted @ 2017-06-05 21:49 __大娱乐家 阅读(2318) 评论(0) 推荐(0) 编辑