摘要：
found '0' definitions of operator "+", cannot determine exact overloaded matching definition for "+" “找到运算符“+”的“0”定义，无法确定“+”的精确重载匹配定义。” 可能出错在某个’+‘运算，编 阅读全文
摘要：
一、脉冲边沿检测原理 对输入脉冲信号进行两级寄存器的锁存 对两级寄存器进行逻辑运算，在其边沿脉冲电平变化时获取保持一个时钟周期的高电平 二、脉冲边沿检测的适用场景 同步或异步信号均可，使用脉冲边沿检测法对异步控制信号进行同步是非常简单实用的一种方式 对于异步信号的脉冲检测，采样时钟频率要高于检测信号 阅读全文
摘要：
一、何时何处需要复位 参考Xilinx官方文档《UltraFast Design Methodology Guide for FPGAs and SoCs (UG949)》： Xilinx器件具有专用的全局置位/复位信号 (global set/reset signal，GSR)。在器件配置结束时， 阅读全文
摘要：
1、门控时钟 门控时钟通过一个使能信号控制时钟的开关 组合逻辑中多用门控时钟 包含一个门电路，容易因竞争而产生不希望的毛刺 当系统不工作时可以关闭时钟，降低系统功耗 使用门控时钟并不符合同步设计的思想，它可能会影响设计的实验和验证 ////////////////////////////////// 阅读全文
摘要：
from CSDN：https://blog.csdn.net/a419116194/article/details/103238872 from 知乎用户“王狗蛋”回答“为啥fpga设计用高复位asic设计用低复位呢？“ 一般推荐使用低电平有效，因为低电平时电路的阻抗低，噪声造成的电平变化小，也就 阅读全文
摘要：
对于NRZ数据编码方式，有4B/5B，8B/10B，64B/66B，64/67B，128B/130B，128B/132B编码等等，不同的编码方式针对不同的信号协议，导致的效率也是不同的。 什么是效率？在数据包传送的术语叫开销，意思就是除了实际需要的数据之外的一些数据bit，例如冗余校验等。如8B/1 阅读全文
摘要：
在数字电路中，组成一连串信息的基元就是0和1，无论是在CPU、DSP、MCU甚至是个数字计数器中，数字电路在其中能够处理的信息也只有0和1，而对于任何外界的信息，计算机都能通过两个量来描述，那就是0和1。而对于数字通信来说，想要用0和1来传递你想传达的信息，则必须要通过一种特殊的约定来进行同步，这种 阅读全文
摘要：
留待以后慢慢看 Entrance Readings: 1. Zynq-7000 User Guides Zynq-7000 All Programmable SoC: Concepts, Tools, and Techniques http://www.xilinx.com/support/docu 阅读全文
摘要：
在2002版本的VHDL中，除了类型转换外，不允许在端口映射（port map）时调用函数。 可以将语言版本更新到VHDL 2008，就不再有这个限制。 In VHDL up to 2002, it was illegal to have a function call in a port map, 阅读全文
摘要：
clocking wrizard属于非常常用的IP核，可用于时钟的分频、倍频，在工程中需要多个时钟时，通常选用IP核由主时钟产生其他时钟。 一、Clocking Options 1、Clock Monitor选项是时钟监控，一般情况下不勾选。 2、该IP核具有两种结构：mixed-mode cloc 阅读全文