摘要：
在FPGA开发中，资源占用和时序约束一直是主要问题。为了解决这些问题，Vivado提供了丰富的优化工具和资源占用分析工具，帮助工程师优化FPGA设计，深入了解各个子模块的资源使用情况。 本文将从资源占用的角度，介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法。通过使用Vi 阅读全文
摘要：
一、Vivado增量编译概述 Vivado增量编译 （Incremental Implementation），是指针对设计中已经完成的部分，仅编译修改的部分，并在这些部分重新生成比特流，以加速设计实现的过程。简单来说，就是只更新那些被修改过的代码，而不是每次都对整个设计进行重新编译。 与传统的完全重 阅读全文
摘要：
实现（Implementation）是FPGA设计中至关重要的环节之一。implementation是一个place和route的过程，也就是布局布线 。综合后生成的门级网表只是表示了门与门之间虚拟的连接关系，并没有规定每个门的位置以及连线的长度等。 布局布线就是一个将门级网表中的门的位置以及连线信 阅读全文
摘要：
一、Vivado综合参数介绍 在Vivado中，默认情况下，综合器会根据指定的目标芯片和设定的优化策略来产生最优的电路实现方案。常用的选项都可以在下图菜单中设置。 1、flatten_hierarchy 这个参数决定了Vivado综合工具将如何控制层次结构，一般默认为rebuilt，主要有以下3个参 阅读全文
摘要：
一、XCI和XCIX格式文件 在Vivado中生成 IP核时，一般默认是对应的IP核文件夹会生成在工程目录的.srcs/sources_1/ip路径下。这个文件夹包含了所有与该IP核相关的文件，最主要的是XCI文件，其中包含了用户配置的相关信息。 Vivado还提供了Core Container特性 阅读全文
摘要：
一、Vivado FIFO IP核的使用方法和注意事项 1、fifo类型主要分两种，即同步fifo和异步fifo。 当使用异步fifo时，尤其要注意一点，复位信号rst要和wr_clk保持同步，否则将无法对fifo进行有效复位，会出现写不进数等不正常的情况。 所以当复位信号为异步信号，且与wr_cl 阅读全文