2023年4月24日
【Verilog HDL】常量的参数化及跨模块传递
摘要： 申明变量 Verilog中申明常量主要有两种方式：parameter localparam localparam用法与parameter基本一致，只是localpara定义的参数通常只在所在模块范围内使用，其赋值无法被模块之外的参数定义所改变。 parameter的跨模块传递 parameter在同 阅读全文
posted @ 2023-04-24 13:03 AnchorX 阅读(1017) 评论(0) 推荐(0) 编辑