2023年4月17日
【Verilog HDL】FPGA 仿真和调试脚本常用系统任务
摘要： 一、显示任务$display和$write 系统显示任务$display和$write在仿真测试中是最为常用的信息显示方式。$display和$write任务最主要的区别在于，$display在一次输出后会自动换行，而$write则不会，他们的其他用法格式基本类似。 【语法结构】 【任务名】（“【可 阅读全文
posted @ 2023-04-17 14:25 AnchorX 阅读(259) 评论(0) 推荐(0) 编辑