上一页 1 ··· 21 22 23 24 25 26 27 28 29 ··· 31 下一页
摘要: Clock Domain Crossing CDC问题主要有亚稳态问题,多比特信号同步,握手信号同步,异步Fifo等 Topics Describe the SoC Design Issues Understand the tranditonal verification limitation Kn 阅读全文
posted @ 2023-02-19 11:58 Icer_Newer 阅读(345) 评论(0) 推荐(0) 编辑
摘要: 运算符 算术运算符 算数运算符: + - * / // % ** # + var1 = 7 var2 = 90 res = var1 + var2 print(res) # 97 # - var1 = 7 var2 = 90 res = var1 - var2 print(res) # 83 # * 阅读全文
posted @ 2023-02-19 10:21 Icer_Newer 阅读(34) 评论(0) 推荐(0) 编辑
摘要: 数据类型 Number - 强制类型转换(int float bool complex) 1. 强制把数据转换为整型 - int float bool 纯数字字符串 # 强制把数据转换为整型 - int float bool 纯数字字符串 var1 = 13 var2 = 5.67 var3 = T 阅读全文
posted @ 2023-02-19 02:58 Icer_Newer 阅读(67) 评论(0) 推荐(0) 编辑
摘要: #数据类型 Number - 数字类型 数字类型包含int,float,bool,complex类型 int - 整型 整型 - 正数,负数,0 # type(variable) 可以查看变量的类型 # id(variable) 可以查看变量的地址 age = 18 res = type(int) 阅读全文
posted @ 2023-02-19 01:30 Icer_Newer 阅读(43) 评论(0) 推荐(0) 编辑
摘要: python简介 python认知 1、python简介 89年开发的语言,创始人范罗苏姆(Guido van Rossum),别称:龟叔(Guido). python具有非常多并且强大的第三方库,使得程序开发起来得心应手. Python程序员的信仰:人生苦短,我用python! 开发方向: 机器学 阅读全文
posted @ 2023-02-18 16:10 Icer_Newer 阅读(99) 评论(0) 推荐(0) 编辑
摘要: 进制之间的转换 1.1 计算机硬件的基本认知 cpu: 中央处理器. 相当于人的大脑.运算中心,控制中心. 内存: 临时存储数据. 优点:读取速度快。 缺点:容量小,造价高,断电即消失. 硬盘: 长期存储数据. 优点:容量大,造价相对低,断电不消失。 缺点:读取速度慢. 操作系统:统一管理计算机软硬 阅读全文
posted @ 2023-02-17 02:38 Icer_Newer 阅读(191) 评论(0) 推荐(0) 编辑
摘要: 亚稳态问题 各种跨时钟域的问题都会归结于亚稳态的问题,IP设计时钟域不超过两个,对于CDC设计要求不高;对于SoC设计来说,CDC处理十分重要 1.什么是亚稳态? transition time 是可以计算出来的值,与output load(输出负载),输出负载越大transition time 越 阅读全文
posted @ 2023-02-15 03:09 Icer_Newer 阅读(297) 评论(0) 推荐(0) 编辑
摘要: 同步FIFO和异步FIFO FIFO分为一个同步FIFO,一个异步FIFO,FIFO有读口和写口 读写时钟是一个,就是同步FIFO;读写时钟不是一个,异步FIFO IP核设计中,一般使用同步FIFO设计 SOC设计或者跨时钟域的内容使用异步FIFO RAM FIFO中的数据,存储在寄存器中或者是SR 阅读全文
posted @ 2023-02-14 00:51 Icer_Newer 阅读(496) 评论(0) 推荐(0) 编辑
摘要: # 有限状态机 写RTL的时候,实现一个功能的时候有很多种方法 1. 将系统划分为多个状态,状态之间有状态的转移,第一步,第二步......形成有限状态机 2. 流水线技术设计,从输入到输出有多个步骤,多个步骤可以并行执行 有限状态机,状态是有限的,比如8个状态,16个状态等,在进行设计的时候,状态 阅读全文
posted @ 2023-02-12 16:25 Icer_Newer 阅读(451) 评论(0) 推荐(0) 编辑
摘要: # 经典组合和时序电路 HDL的主流语言 * VHDL * Verilog * System Verilog 硬件描述层次 * 门级(gate-level) * 寄存器传输级(RTL-Level) * 行为级 RTL:Register Transfer Level * 可综合性,写的代码要可综合 * 阅读全文
posted @ 2023-02-12 12:07 Icer_Newer 阅读(46) 评论(0) 推荐(0) 编辑
上一页 1 ··· 21 22 23 24 25 26 27 28 29 ··· 31 下一页