摘要：
状态化简 根据功能描述,写出所有的状态,但是能够进行化简 1.等价状态 原始状态中两个状态是不是(现态)等价状态条件: 1.输出完全相同,可能有多种输入情况,输出必须完全相同 2.次态等效 次态等效的情况: 次态相同 各自维持原来状态 次态交错 阅读全文
摘要：
例1 主从触发器,下降沿触发;上升沿输入,下降沿反转 例2 cp作为输入也是Mealy型电路 例3 阅读全文
摘要：
挂起修复 序列检测器的设计和任意进制计数器的设计都需要检查是不是能自启动,是不是有挂起状态,如果有挂起如何进行修复挂起状态,实现自启动 例1 1.画出状态转换真值表 2.检查挂起状态 阅读全文
摘要：
任意进制计数器设计 阅读全文
摘要：
同步时序电路设计 同步触发器翻转时间一致 1.同步时序电路设计的一般步骤 1.根据问题描述,确定原始的状态图或者是状态表 2.状态化简,状态表中等效的可以合并 3.状态分配,触发器的个数,状态如何分配,怎么将一组二进制数赋予不同的状态 4.选择触发器(D,JK) 5.确定激励方程组以及输出方程组 6 阅读全文
摘要：
时序逻辑电路分析 1.模型与分类 一个时序电路可能有很多触发器,如果多个触发器在同一个cp的作用下,反转的时刻一样的就是同步时序电路;只要有一个触发器反转时刻不同,或者没有CP的电路就是异步时序电路 Moore型电路:输出只与当前的状态有关,与外部输入无关 Mealy型电路:输出与当前的状态和外部输 阅读全文
摘要：
触发器 1.状态图 2.初始状态 触发器都有异步清0和置1端 3.波形图 3.1 例1 3.2 例2 3.3 例3 3.4 例4 4.JK触发器一次变化的问题 一次变化,在cp等于1期间,JK端发生变化,最多变化一次 阅读全文
摘要：
触发器 1.时序逻辑电路概述 数字电子技术分为组合逻辑电路和时序逻辑电路 组合逻辑电路:输出仅仅与当时的输入有关,比如与非门,输入两个1输出0 时序逻辑电路:输出不仅仅与当时的输入有关,而且与过去的输入有关需要记忆功能 组合逻辑电路就相当于普通的锁,钥匙对了就可以打开;时序逻辑电路相当于电子密码锁, 阅读全文
摘要：
组合可编程逻辑器件 1.PLD的结构 1.1 结构 1.2 表示方法 实心点表示连接,但是不可编程 ×点表示连接,但是可以编程 2.编程技术 2.1 熔丝工艺 每个输入线连接二极管和保险丝 2.2 电擦除 3.PLD分类 低密度PLD和高密度PLD 低密度PLD又分为:PROM/PLA/PAL/GA 阅读全文
摘要：
算术运算电路 1.半加器和全加器 半加器：不考虑低位进位，两个输入 全加器：考虑低位进位，三个输入 1.1半加器HA 1.2全加器 1.3一位半加器 真值表 表达式 门电路实现 1.4一位全加器 真值表 表达式 门电路实现全加器 用半加器实现全加器 1.5多位加法器 1.5.1 串行加法 多位加法器 阅读全文