摘要：
eFlash控制器的RTL gvim 操作 gg -- 跳到首页 GG -- 按住shift,跳到尾部 ctrl+V --> 上下键选择行 --> shift+i -->输入 -->esc退出 -- 实现列操作 u -- 撤销操作 . -- 重复上一次操作 v/flash/d -- 删除有flash 阅读全文
摘要：
# 1. 奇分频 实现将一个系统时钟进行 5 分频的奇数分频的功能。可以用于将高频的时钟降低为低频的时钟工作使用。 ## 1.1 框图及波形 ![](https://img2023.cnblogs.com/blog/3077491/202305/3077491-20230525221645323-1 阅读全文
摘要：
# 1.分频器 计数器是对于时钟信号进行计数,板载晶振的时钟频率是固定的,有时候需要进行分频和倍频才能满足需要 开发板上只有一种晶振,只有一种频率的时钟,想要通过对与固定时钟进行分频或者是倍频的方式得到各个模块所需的时钟频率,得到比固定时钟快的时钟通过**倍频**,得到比固定时钟慢的时钟通过**分频 阅读全文
摘要：
# 1.计数器 **FPGA中一切与时间有关的电路都会使用到计数器** 计数是一种最简单的基本运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量\计数和控制的功能,同时兼有分频功能. 计数器在数字系统中应用广泛,如电子计算机的控制器中对指令地址进行计数, 阅读全文
摘要：
# 1.阻塞赋值和非阻塞赋值 阻塞赋值的赋值号用"="表示,对应的电路结构往往与触发边沿没有关系,只与输入电平的变化有关系,它的操作可以认为是只有一个步骤的操作,即**计算赋值号右边的语句并更新赋值号左边的语句,此时不允许有来自任何其他verilog语句的干扰,直到现行的赋值完成,才允许下一条的赋值 阅读全文
摘要：
1.寄存器 组合逻辑存在一个最大的缺点就是存在竞争与冒险,系统会产生不定态;使用时序逻辑电路就会极大的改善这种情况 寄存器具有存储功能,一般是由D触发器构成,由时钟脉冲控制,每个D触发器能够存储一位二进制码 D触发器工作原理:在一个脉冲信号(一般为晶振产生的时钟脉冲)上升沿或者是下降沿作用下,将信号 阅读全文
摘要：
1.Latch简介 Latch就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息 锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号通过一个缓冲器,一旦锁存信号有效,数据就会被锁存,输入信号不起作用,因此,锁存器也被称为透明锁存器,指的是不锁存时输出对于输入是透明的 阅读全文
摘要：
1.层次化设计 数字电路中根据模块层次不同有两种基本的结构设计方法:自底向上的设计方法和自顶向下的设计方法 1.1 自底向上的设计方法(Bottom-Up) 自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存在的基本单元出发的(基本单元是已有的或者是购买的),有基本单元构建高层单元, 阅读全文
摘要：
1.半加器 加法器是数字电路中经常用到的一种基本器件，主要用于两个数或者是多个数相加，加法器又分为半加器（half adder）和全加器（full adder) 半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。 全加器是在半加 阅读全文
摘要：
# **快速创建文件夹的技巧** 1.首先创建文本文档将扩展名更改为**.bt**，**mkdir.bat**  ! 阅读全文