2024年1月5日
Verilog仿真实践
摘要： Verilog必须掌握 逻辑仿真工具(VCS)和逻辑综合工具(DC) AndOR module AndOr( output X,Y, input A,B,C ); // A B进行按位与运算 assign #10 X = A & B; // B C按位进行或运算 assign #10 Y = B | 阅读全文
posted @ 2024-01-05 13:25 Icer_Newer 阅读(37) 评论(0) 推荐(0) 编辑