会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
ICER's BLOG
A NEW ERA OF IC WITH CODE
首页
新随笔
联系
订阅
管理
2023年12月26日
SV 接口中的clocking
摘要: 接口 module可以例化模块,可以例化接口 接口不能例化模块 采样和数据驱动 时钟驱动数据,数据会有延迟,RTL仿真的时候,不会仿真出这个延时;RTL仿真的时候,不会仿真出寄存器的延时;只有在门级仿真的时候,才会表现出来 时钟对于组合电路的驱动会默认增加一个无限最小的时间的延时(delta-cyc
阅读全文
posted @ 2023-12-26 23:24 Icer_Newer
阅读(252)
评论(0)
推荐(0)
编辑
公告