会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
ICER's BLOG
A NEW ERA OF IC WITH CODE
首页
新随笔
联系
订阅
管理
2023年12月6日
ASIC 功能验证SVTB
摘要: System Verilog进行验证是可以不综合的 发现DUT中的功能问题 预备知识:Linux/verilog/gvim System Verilog学习目录 System Verilog Testbench功能 DUT - 待测试对象,RTL代码 产生激励(generate) 驱动激励(driv
阅读全文
posted @ 2023-12-06 23:39 Icer_Newer
阅读(18)
评论(0)
推荐(0)
编辑
公告