2023年12月6日
ASIC 功能验证SVTB
摘要： System Verilog进行验证是可以不综合的 发现DUT中的功能问题 预备知识：Linux/verilog/gvim System Verilog学习目录 System Verilog Testbench功能 DUT - 待测试对象，RTL代码 产生激励(generate) 驱动激励(driv 阅读全文
posted @ 2023-12-06 23:39 Icer_Newer 阅读(18) 评论(0) 推荐(0) 编辑