摘要: 1.多路选择器 组合逻辑是Verilog设计中的一个重要组成部分,从电路本质上讲,组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数,与其他时刻的输入状态无关,无存储电路,也没有反馈电路 组合逻辑电路输出信号的电平变化仅仅与输入信号的电平变化有关,不涉及信号跳变沿的处理 多路选择器,是数据选择器 阅读全文
posted @ 2023-05-21 12:10 Icer_Newer 阅读(178) 评论(0) 推荐(0) 编辑