摘要：
CDC设计实例 Clock Gating Cell & Glitch Free Clock Switch(门控单元和动态切换时钟) 一个电路有多个时钟输入进来,希望在工作当中能够动态切换时钟;比如CPU根据工作负载（AI或视频处理）,工作负载大,时钟频率快,功耗高,工作负载低（浏览图片或者待机）,时 阅读全文
摘要：
时钟域 所谓的时钟域的定义是以捕获时钟来划分时钟域。看上面的图，以捕获的时钟来划分时钟域，图1，它的launch时钟是CLKB，它捕获时钟呢，也是CLB，那么我们以捕获时钟来作为划分时钟，这个时钟域就是CLKB时钟域。 图2，数据的发送和接收不是同一个时钟。以C2捕获时钟来作为这个电路的时钟。所以一 阅读全文
摘要：
异步时钟 之前提到同步时钟是来自于同一个源的，那么异步时钟指的就是来自于不同源。它们之间没有固定的相位的关系。 上面电路图，几个时钟之间是什么关系呢？ 首先ClockA和ClockA_div2这两个时钟，它是同步时钟，因为它们之间有固定的相位关系。ClockA_div2就来自于clockA。 Clo 阅读全文
摘要：
1 ASIC 中时钟的结构 ASIC电路中的时钟的结构。这是一个非常典型的MCU的时钟结构图。它的时钟结构和功能的划分。首先，我们通过外部振荡器发送了一个8MHz的时钟给PLL，经过分分频和倍频产生更多的一些时钟。这些时钟再经过一些多路选择器来送给后面的电路。从上图里面看，我们把它做了1,2,4,8 阅读全文