随笔分类 - FPGA
摘要：动态显示驱动模块 point：输入小数点信号，高电平有效，这里我们假设要让第二个数码管显示小数点，其余数码管不显示小数点，那么此时 point 的输入的值就应该是 6’b000010。 seg_en：数码管使能信号，这里一直让其拉高即可。 data：输入的十进制数据，假设这里我们输入的十进制数为 9
阅读全文
摘要：数码管动态显示 二进制码转变为BCD码 动态显示驱动模块,是将传入的待显示的十进制数据,转换为位选和段选信号,传入的数据data是由数据产生模块产生的 二进制表示的十进制数需要转变为BCD码表示的十进制数,从而产生位选和段选信号 BCD码是使用四位二进制数表示二进制数 BCD码分为有权码(8421码
阅读全文
摘要：1.PLL IP核简介 PLL(Phaze Locked Loop）锁相环是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意的分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。 锁相环分为模拟锁相环核数字锁相环，模拟锁相环输出的信号稳定性更高，延时可调，使用较多。 2.P
阅读全文
摘要：# 1.IP * IP（Intellectual Property）即知识产权，在半导体产业中讲IP核定义为用于“ASIC或FPGA中的预先设计好的电路功能模块”。简言之，这里的IP即电路功能模块。 * 在数字电路中，将常用的且比较复杂的功能模块设计成参数可修改的模块（FIFO、RAM、SDRAMC
阅读全文
摘要：# 1.BCD码 * 数码管动态显示的data[19:0]使用二进制数表示的多位十进制数,不能直接生成段选和片选信号,需要使用BCD码表示的十进制数 * BCD码(Binary-Coded Decimal),又称为二-十进制码,使用四位二进制数来表示1位十进制数中的0-9这十个数,是一种二进制的数字
阅读全文
摘要：# 1.数码管动态显示 * 不同位的数码管显示不同的数值 * 使用**动态扫描**的方式,使用6位8段数码管显示1,2,3,4,5,6,选中第一个数码管让其显示1，显示时间位T；经过时间T之后选中第二个数码管显示2，显示时间为T，依次进行相似的操作，显示到6之后，经过时间T之后再显示1 * 显示一个
阅读全文
摘要：# 1.数码管静态显示 * 数码管是一种半导体发光器件,其基本单元是发光二极管 * 常见的数码管有七段数码管和八段数码管(相差一个小数点),还有米字管,十六段管等 ![](https://img2023.cnblogs.com/blog/3077491/202306/3077491-20230620
阅读全文
摘要：# 1.状态机状态编码 * 使用独热码在进行综合的时候，可以讲多位比较器简化为多位比较器，但是寄存器位宽宽 * 使用独热码可以减少组合逻辑占用资源，但是耗费寄存器资源 独热码编码虽然好处多多，但是**如果状态数非常多的话即使是 FPGA 也吃不消独热码对寄存器的消耗，所以当状态数特别多的时候可以使用
阅读全文
摘要：# 1.状态机 FPGA是并行执行的，如果想要处理具有前后顺序的事件就要使用状态机 ## 1.1 状态机是什么？ * 状态机简写为 FSM（Finite State Machine），也称为同步有限状态机，我们一般简称为状态机，之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的，而
阅读全文
摘要：1.呼吸灯 呼吸灯在我们的生活中很常见，在手机上多作为消息提醒指示灯而被广泛使用，其效果是小灯在一段时间内从完全熄灭的状态逐渐变到最亮，再在同样的时间段内逐渐达到完全熄灭的状态，并循环往复。这种效果就像“呼吸”一样，有张有弛，而且给人一种很舒服的感觉。其工作原理是利用 PWM 来控制小灯在相同时间段
阅读全文
摘要：1.流水灯 利用板载的LED灯进行流水灯的设计，让LED灯依次进行点亮，像流水一样，原理就是依次控制LED灯的IO口的高低电平的变化，让LED灯一次 2.FPGA设计 2.1 模块框图和波形 本次的实验是让 led 灯依次闪亮的间隔为0.5s，也就是让 led 灯每次只亮一个，每次亮的时间为 0.5
阅读全文
摘要：# 1.触摸按键 触摸按键可分为四大类:电阻式,电容式,红外感应式和表面声波式 * 电阻式触摸按键使用人体破压电阻,改变电阻,实现开关效果,**耐用性差,很少使用** * 红外感应式是通过红外扫描的方式,**一般使用在比较恶劣的环境当中** * 表面声波式主要通过声波扫描的方式进行识别按键是否被按下
阅读全文
摘要：# 1.按键消抖 按键是最常见的电子元器件之一,在电子设计中应用广泛;在日常生活中,遥控器\玩具\计算器等等电子产品都要使用按键 * 在FPGA的实验工程中,我们可以使用其作为系统复位信号或者控制信号的外部输入 * 常见的按键:自锁式按键或者是机械按键 ![](https://img2023.cnb
阅读全文
摘要：# 1. 奇分频 实现将一个系统时钟进行 5 分频的奇数分频的功能。可以用于将高频的时钟降低为低频的时钟工作使用。 ## 1.1 框图及波形 ![](https://img2023.cnblogs.com/blog/3077491/202305/3077491-20230525221645323-1
阅读全文
摘要：# 1.分频器 计数器是对于时钟信号进行计数,板载晶振的时钟频率是固定的,有时候需要进行分频和倍频才能满足需要 开发板上只有一种晶振,只有一种频率的时钟,想要通过对与固定时钟进行分频或者是倍频的方式得到各个模块所需的时钟频率,得到比固定时钟快的时钟通过**倍频**,得到比固定时钟慢的时钟通过**分频
阅读全文
摘要：# 1.计数器 **FPGA中一切与时间有关的电路都会使用到计数器** 计数是一种最简单的基本运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量\计数和控制的功能,同时兼有分频功能. 计数器在数字系统中应用广泛,如电子计算机的控制器中对指令地址进行计数,
阅读全文
摘要：# 1.阻塞赋值和非阻塞赋值 阻塞赋值的赋值号用"="表示,对应的电路结构往往与触发边沿没有关系,只与输入电平的变化有关系,它的操作可以认为是只有一个步骤的操作,即**计算赋值号右边的语句并更新赋值号左边的语句,此时不允许有来自任何其他verilog语句的干扰,直到现行的赋值完成,才允许下一条的赋值
阅读全文
摘要：1.寄存器 组合逻辑存在一个最大的缺点就是存在竞争与冒险,系统会产生不定态;使用时序逻辑电路就会极大的改善这种情况 寄存器具有存储功能,一般是由D触发器构成,由时钟脉冲控制,每个D触发器能够存储一位二进制码 D触发器工作原理:在一个脉冲信号(一般为晶振产生的时钟脉冲)上升沿或者是下降沿作用下,将信号
阅读全文
摘要：1.Latch简介 Latch就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息 锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号通过一个缓冲器,一旦锁存信号有效,数据就会被锁存,输入信号不起作用,因此,锁存器也被称为透明锁存器,指的是不锁存时输出对于输入是透明的
阅读全文
摘要：1.层次化设计 数字电路中根据模块层次不同有两种基本的结构设计方法:自底向上的设计方法和自顶向下的设计方法 1.1 自底向上的设计方法(Bottom-Up) 自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存在的基本单元出发的(基本单元是已有的或者是购买的),有基本单元构建高层单元,
阅读全文