随笔分类 - IC Front-End Design
摘要：AHB-SRAMC Design 片选信号决定哪几个memory被选择和功耗 sram_addr和sram_wdata都是可以通过AHB总线的控制信号得到的 1. sram_csn信号理解 hsize--表示当前传输的数据宽度,决定写的数据是多少位的 halfword--传输的时候haddr受限于h
阅读全文
摘要：基于AHB Bus SRAM控制器的设计 1.课程目标 接到一个需求要设计SRAM或者I-cache等,需要问后端要一个Memory Memory Compiler是由后端工程师完成的,Memory Compiler类似于DesignWare进行配置(输入参数,输出需要的SRAM) 文档体系非常重要
阅读全文
摘要：基于AHB-APB BUS slave详解 1.目录 高内聚:让模块的功能更集中，更单一。 AMBA总线例子，需要有一个模块和AMBA进行交互，就可以单独将与AHB总线进行交互的部分作为一个模块。经常需要一个模块处理ahb信号,可以设置ahb_slave_if.v模块 轻耦合，两个模块之间的交互信号
阅读全文
摘要：# AMBA总线介绍 ## 1 HSIZE AHB总线的地址位宽和数据位宽一般都是32bit，**一个字节8bit,一个字节占用一个地址空间**，但当一个32bit的数据写入一个存储器中或者从一个存储器中读取，**32bit数据几个时钟能够传输完成，这和hsize信号有关**，这个信号表示**一个时
阅读全文
摘要：AMBA总线介绍 AMBA总线概述 AHB APB 不同IP之间的互连 1.系统总线简介 系统芯片中各个模块之间需要有接口连接，使用总线作为子系统之间共享的通信链路 优点：成本低，方便易用(通用协议，不用协议之间的转换模块) 缺点：容易造成性能瓶颈（Bus上挂载很多模块，会有冲突，需要仲裁，造成性能
阅读全文
摘要：项目芯片介绍 面试中经常会问,在项目中负责什么？有什么难点？如何实现？ 1.简介 1.1 需求 需要了解需求（芯片需要哪些模块，与哪些接口通信），这个项目是一个MCU的芯片，MCU中集成了一个轻量级的CPU，CPU以当前ARM的芯片为例（A系列芯片，M系列芯片）。 芯片需要与外界进行通信，SD接口，
阅读全文
摘要：CDC设计实例 加速器 假设要处理一项业务比如图像处理，有两种方向，第一种选择一些通用的处理器CPU\GPU\DSP等通用的处理器，第二种是将算法映射成IP，直接使用IP进行处理图像处理等专门的业务就是加速器。加速器是挂接到总线上的，类似于DMA，需要CPU派发一些任务给加速器执行。 软件配置 C代
阅读全文
摘要：CDC设计实例 Clock Gating Cell & Glitch Free Clock Switch(门控单元和动态切换时钟) 一个电路有多个时钟输入进来,希望在工作当中能够动态切换时钟;比如CPU根据工作负载（AI或视频处理）,工作负载大,时钟频率快,功耗高,工作负载低（浏览图片或者待机）,时
阅读全文
摘要：时钟域 所谓的时钟域的定义是以捕获时钟来划分时钟域。看上面的图，以捕获的时钟来划分时钟域，图1，它的launch时钟是CLKB，它捕获时钟呢，也是CLB，那么我们以捕获时钟来作为划分时钟，这个时钟域就是CLKB时钟域。 图2，数据的发送和接收不是同一个时钟。以C2捕获时钟来作为这个电路的时钟。所以一
阅读全文
摘要：异步时钟 之前提到同步时钟是来自于同一个源的，那么异步时钟指的就是来自于不同源。它们之间没有固定的相位的关系。 上面电路图，几个时钟之间是什么关系呢？ 首先ClockA和ClockA_div2这两个时钟，它是同步时钟，因为它们之间有固定的相位关系。ClockA_div2就来自于clockA。 Clo
阅读全文
摘要：1 ASIC 中时钟的结构 ASIC电路中的时钟的结构。这是一个非常典型的MCU的时钟结构图。它的时钟结构和功能的划分。首先，我们通过外部振荡器发送了一个8MHz的时钟给PLL，经过分分频和倍频产生更多的一些时钟。这些时钟再经过一些多路选择器来送给后面的电路。从上图里面看，我们把它做了1,2,4,8
阅读全文
摘要：同步时钟 所谓的同步时钟，我们指的是同源。也就是说时钟，它来自于同样的源头 比如一个电路有一个时钟clk，然后经过一个分频以后送到另外一个寄存器。那么，这个分频出来的时钟和clk，它们之间就是同源的。它们之间有固定的相位的关系，所以成为同步的时钟。 对于右边这个电路来讲呢，两个寄存器它接的都是同一个
阅读全文
摘要：1 什么是时钟? 1.1 时钟定义 跨时钟域处理,是在设计过程中经常要处理的问题,决定芯片的正确和可靠性 电脑中有很多的芯片,每个芯片都是在特定的时钟下进行工作的,时钟信号是连续的脉冲信号;它是按一定的电压幅度在一定时间间隔内连数连续发出的脉冲信号。 1.2 时钟偏斜(clock skew)和时钟抖
阅读全文
摘要：Clock Domain Crossing CDC问题主要有亚稳态问题,多比特信号同步,握手信号同步,异步Fifo等 Topics Describe the SoC Design Issues Understand the tranditonal verification limitation Kn
阅读全文
摘要：亚稳态问题 各种跨时钟域的问题都会归结于亚稳态的问题,IP设计时钟域不超过两个,对于CDC设计要求不高;对于SoC设计来说,CDC处理十分重要 1.什么是亚稳态? transition time 是可以计算出来的值,与output load(输出负载),输出负载越大transition time 越
阅读全文
摘要：存储器（Memory） 通信领域中有很多重要的部分，比如基带、射频芯片，存储器。 1.存储器是什么？和内存如何进行区分？ 作为数据的载体，存储器是任何电子设备中都必不可少的单元。由于存储器之间相似的名称以及相同的单位，人们常常无法准确理解手机存储参数的真正含义。其实手机中的存储器分为内存（Memor
阅读全文
摘要：一、芯片是什么？ 很多元器件封装在一个盒子中就成为了芯片。 工艺是什么？ 集成电路是现代芯片的基石 制造工艺是集成电路的基石 工艺越先进，晶体管体积越小，能效越出众。 工艺越先进，单位面积内的晶体管数量越多，性能越强。 工艺越先进，芯片占据的板极面积越小，手机等设备设计空间越充裕。 一段话： 麒麟9
阅读全文