随笔分类 - IC Front-End Design
摘要：1.什么是亚稳态? 数据在时钟沿处变化,会导致出现亚稳态 2.如何处理亚稳态? 在实际设置时,多采用引入同步机制防止亚稳态传播 3. 二级寄存器(同步器) 4.MTBF(平均故障间隔时间) 时钟频率比较低(480M)的时候,可以使用二级触发器,降低亚稳态发生概率 时钟频率比较高(1.5G)的时候,可
阅读全文
摘要：建立时间和保留时间 首先，我们必须有一个观点，就是对任何一种触发器在时钟触发沿儿前后的一个小的时间窗口内,输入的信号必须稳定。这样的作用，也就是说我们时钟沿而来的时候，我们捕获的数据也是稳定的值,也就是确定的值。那如果不稳定呢，如果数据变化在这个时钟沿,那请问你这个时钟捕获的数据到底是什么样的值呢？
阅读全文
摘要：什么是跨时钟域的概念呢？ 在一个电路中launch的时钟和capture时钟，如果不是同一个时钟呢？就是跨时钟域的电路 若两个时钟是同步时钟呢，那这个就叫同步时钟域 若两个时钟是异步呢时钟呢，那就是异步时钟域,也就是异步跨时钟域电路。 看这张图。这是clock a的domain，这是clock b的
阅读全文
摘要：1.SD Timing 时序主要体现在CMD和Response的时序 S - 起始位,一直为0 T - Transmitter,1表示CMD(发起端是Host),0表示Response(发起端是Card) P - pull up(上拉),当总线上所有的SD Host和SD Card都输出高阻态的时候
阅读全文
摘要：1.CRC 发送命令或数据的时候,都需要经过芯片的IO口,SD Host和SD卡是通过PCB的走线连接在一起的,SD Host IO --> PCB线 --> SD Card IO,PCB走线容易受到电磁干扰,所以在传递的数据的时候可能出现错误 在进行数据或者指令传输的时候,会跟一段数据的编码(CR
阅读全文
摘要：1.SD卡状态回顾 2.SD卡数据传输模式 SD卡在接收到CMD3之后就会进入data transfer state,初始状态时standby state,表示空闲状态 SD卡在standby state下,可以接收CMD4,9,10,3的设置 SD卡在standby state下,SD Host发
阅读全文
摘要：1.SD协议版本 SD 1.1 SD 2.0 SD 3.0 在看协议的时候,需要注意协议的版本,注意版本之间的差别 SD协议是常见的数据通信和存储卡之间的协议 HDMI是显示相关的协议,遵循HDMI协议 USB遵循USB协议,USB3.0协议的复杂度高于USB2.0 主要学习的是协议的分析方法 2.
阅读全文
摘要：# eFlash控制器Debug
阅读全文
摘要：# eFlash控制器的基本功能仿真
阅读全文
摘要：eFlash控制器的RTL gvim 操作 gg -- 跳到首页 GG -- 按住shift,跳到尾部 ctrl+V --> 上下键选择行 --> shift+i -->输入 -->esc退出 -- 实现列操作 u -- 撤销操作 . -- 重复上一次操作 v/flash/d -- 删除有flash
阅读全文
摘要：eFlash软硬件系统设计 软硬件划分 划分好软硬件之后,IP暴露给软件的寄存器和时序如何? 文档体系:详细介绍eflash控制器的设计文档 RTL代码编写:详细介绍eflash控制器的RTL代码 1.文档体系 1.1 架构设计文档 配置寄存器 -- CPU要写,需要进行读写擦操作,需要配置相应的寄
阅读全文
摘要：eFlash微架构设计 1.回顾架构设计 2.Flash时序仿真 2.1 ahb_flashc项目目录 docs rtl sim tb model 2.2 docs 架构设计文档 微架构设计文档 集成需求文档 DataSheet 2.3 model model文件夹下放的是一些仿真模型（Flash的
阅读全文
摘要：eFlash控制器的架构设计 1.架构设计思路分析 1.1 含有的模块分析 eFlash控制器是一个基于AHB的slave，所以需要一个AHB_slave_if处理AHB的信号。AHB_slave_if与AHB总线进行交互，对主设备的请求进行处理，还可以设置一些内部的寄存器，对AHB发送过来的信号进
阅读全文
摘要：基于AHB-BUS的eflash控制器设计 1.Flash Spec 1.1 地址映射 XADR是10bit?因为一共有1024行 每一行128byte容量，每次读取的粒度就是一个double word-32bit-4byte，所以一行有32个dw。 如果要读取一个dw的数据，除了需要知道其存在与哪
阅读全文
摘要：AHB-SRAMC Design SRAMC(另外一种代码风格)解析 SRAM集成，顶层模块尽量不要写交互逻辑 module ahb_slave_if( input hclk, input hrestn, input hwrite, input hsel, input hready, input [
阅读全文
摘要：数字IC设计全流程设计 掌握数字集成电路设计的流程 数字设计流程中每个阶段主要做哪些工作? 数字设计流程中每个阶段使用的主要EDA工具? 数字电路常用软件公司Mentor(questasim),Synopsys(VCS),Candence(incisive) 1.手机芯片简介 电子设备中集成了很多的
阅读全文
摘要：基于AHB-BUS的eflash控制器设计 SRAMC是单周期的读写，控制比较简单，没有状态机也没有软硬件的协同 eflash是非易失性的存储器，可以进行读写擦除，它也是一个基于AHB_slave的模块 目录 SoC内部内嵌了一个embeded eFlash,是集成在SoC中的 Flash工艺 设计
阅读全文
摘要：AHB-SRAMC Design 1.AHB-SoC芯片架构图 CPU赋予了SoC的可编程性 SRAM可以存储数据和代码 2.AHB-SRAMC Features 总线版本号 在进行设计的时候可以将地址位宽进行参数化设计 3. AHB-SMRC Specication 4. AHB-SRAMC Ar
阅读全文