随笔分类 - IC Front-End Design
摘要：AHB Bus SD Bus DFT & Interrupt 控制集成需求 功能列表 控制器框架图 顶层信号 硬件集成环境 寄存器描述
阅读全文
摘要：Mainstream Low Power techniques clock gating - 低功耗的设计风格,4bit以上可以通过综合工具增加ICG APR的时候可以更换器件VT Advanced Low Power Techniques 不同电压域划分,频率高的电压高,频率低的电压低 所有模块电
阅读全文
摘要：Design For Test 在实际生产过程中产生的physical defect是导致芯片功能出错的根本原因 如何根据结构产生测试向量呢?主要考虑physical defect physical defect有多种,针对不同的physical defect有不同的处理方式 Design - 是为
阅读全文
摘要：服务器使用 登陆服务器:输入账号密码 打开terminal,保证至少一个terminal窗口是打开的 取消Linux操作系统的屏幕保护 设置Linux EDA工具配置 // 自定义环境变量设置 gvim ~/.bashrc // 打开~/.bashrc文件之后,查看其中是否存在下面语句 // 如果存
阅读全文
摘要：SD_clk 测试模式下,选择hclk,将扫描链中的时钟保持一致 clk_en表示可以通过软硬件关闭时钟 sd_if模块 模块中设置一些寄存器,我们可以对寄存器进行读写或者对于寄存器中的某些域段进行读写操作 对于AHB总线的协议进行解析,将address phase和data phase进行对齐 a
阅读全文
摘要：FIFO有一个读口和一个写口，读写时钟一致是同步FIFO，时钟不一致就是异步FIFO IP设计中通常使用的是同步FIFO 异步FIFO通常使用在跨时钟域设计中 RAM(Random Access Memory)的设计 FIFO中的数据可以存储在寄存器中或者SRAM中，FIFO的容量比较小的时候，使用
阅读全文
摘要：微架构设计思路 ahb_slave_if中的寄存器可以在datasheet中进行描述 sd_clk - 时钟产生模块的接口描述 sd_data_fsm和sd_cmd_fsm - 状态机描述 发送时序需要遵守,并且在发送的时候需要产生CRC 接受时序需要遵守,并且要接收CRC,进行比较 FiFo中有存
阅读全文
摘要：Mainstream Low Power techniques Low Vth - 阈值电压比较低，翻转时间小，漏电流比较大，功耗大，速度快 High Vth - 阈值电压比较高，翻转时间长，漏电流比较小，功耗小，速度慢 使用多阈值的器件，处于关键路径上的器件使用Low Vth,不在关键路径上的使用
阅读全文
摘要：GPU max power distribution internal power and switch power - 动态功耗(时钟翻转) Leakage power - 漏电功耗（静态功耗，mos管导通的特性） clock_network - 时钟树的功耗，系统中有很多寄存器，但是时钟到达寄存
阅读全文
摘要：SD-Host控制器的datasheet更多的是给嵌入式软件工作人员使用，datasheet中主要包含一些寄存器以及读写擦除流程 寄存器主要有： 控制寄存器 状态寄存器 配置寄存器 软件和硬件进行交互，就是通过配置寄存器和中断进行交互 功能列表 控制器架构图 datasheet中描述的主要是ahb_
阅读全文
摘要：控制器集成需求 SD Host可以从外部读取数据存储到SRAM和eFlash或者可以从内部读取数据输出到外部存储 AHB Bus slave接口用于配置 master接口作为主设备,DMA可以控制总线，传输数据 SD Bus CMD和data都是inout类型的，可以出入和输出 cmd_oe - （
阅读全文
摘要：SD Host功能列表 SD Host挂接在SoC中,与外部的SD card进行交互 有控制寄存器和状态寄存器,SoC往往有CPU,通过CPU进行配置寄存器,有些SoC没有CPU,需要使用I2C或者SPI可以进行写寄存器 内建DMA-数据需要从外部将数据读取到buffer中,然后再对于SD卡进行写操
阅读全文
摘要：SD Bus PAD internal card clock - 对于SD card来讲,时钟信号是一个输入 Data0-3 - inout类型,既可能是输入,又可能是输出 对于Data0-3输出的时候,会有output enable信号(Drive Data0-3),当output enable信
阅读全文
摘要：SRAMC主要是对SRAM进行控制 对于SRAM的逻辑,根据地址将数据存储到SRAM中,然后根据地址将SRAM中的数据读取出来 如何测试Memory,生产工艺原因造成的问题，采用DFT或者Bist测试方法 DFT - 在代码中加入测试逻辑,之后通过这部分逻辑对芯片进行测试 What is manuf
阅读全文
摘要：SRAMC SRAM CORE 8块memory进行广播信号，例化8片memory
阅读全文
摘要：APB Slave Design module apb_slave #( REG1_ADDR = 8'h00, REG2_ADDR = 8'h04, REG3_ADDR = 8'h08 ) ( // input signals input pclk, input presetn, input pse
阅读全文
摘要：1.异步FIFO的应用 跨时钟域 批量数据 传输效率高 2.异步FIFO结构 FIFO深度 - 双端口RAM设计 3.异步FIFO深度计算 4.异步FIFO读写地址的编码 5.异步FIFO读写时钟域的信号同步 6.异步FIFO空满信号的产生
阅读全文
摘要：1.两级触发器的问题 2.多比特跨时钟域的处理方法 FIFO是处理跨时钟问题的最常用问题 3.格雷码编码处理跨时钟域 4.异步FIFO 5.多比特跨时钟域的握手处理
阅读全文
摘要：1.慢时钟域信号同步到快时钟域的处理方法 快时钟信号采用慢时钟域信号 -- 两级触发器同步器 慢时钟域信号电平比较长,快时钟域的多个周期内都可以采样到慢时钟域信号 -- 只对信号的上升沿/下降沿/双沿检测 握手处理 -- Bus传输中使用,单bit信号使用较少 2.信号上升沿检测 -- 边沿检测同步
阅读全文