03 2021 档案

摘要:之前的两篇博文讨论了同步FIFO的设计和验证,其读写时钟时相同的单一时钟,应用范围有限。 在实际的系统中,经常会遇到多个时钟域传输数据的情况,此时需要数据在跨时钟域上实现无缝传输,且不能有毛刺出现。异步FIFO读写时钟是不相同的,因此可以实现某个频率的写时钟写入再由另一个频率的读时钟读出,也就能够实 阅读全文
posted @ 2021-03-15 17:33 辰风阆苑 阅读(1270) 评论(0) 推荐(0) 编辑
摘要:接上一篇同步FIFO的设计。其中产生空、满信号的方法是采用一个计数器,判断计数器中的数来确定FIFO的空满状态。这次采用另外一种方法设计同步FIFO。 方法二:将FIFO的读写地址分别拓展一个高位。当拓展的地址最高位相同,其余低位相同时,说明读写地址相同,此时FIFO内没有数据,即产生empty信号 阅读全文
posted @ 2021-03-15 00:57 辰风阆苑 阅读(360) 评论(0) 推荐(0) 编辑
摘要:最近在学习FIFO,于是将学习成果记录一下。 仿真工具为VCS,并用DVE观测波形。 FIFO 表示先入先出,它是一种存储器结构,被广泛的应用与芯片设计中。FIFO分为同步FIFO和异步FIFO,本次记录同步FIFO的设计和验证。 在同步FIFO中,单一时钟同时用于写入和读取数据操作。FIFO的设计 阅读全文
posted @ 2021-03-14 01:58 辰风阆苑 阅读(956) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示