当前标签：SystemVerilog

使用$test$plusargs提高RTL验收速度

行走的BUG永动机 2023-08-06 21:25 阅读:184 评论:0 推荐:0 编辑

pullup和pulldown在verilog中的使用方法

行走的BUG永动机 2023-06-10 22:24 阅读:195 评论:0 推荐:0 编辑

赋值时'1和'b1有什么区别

行走的BUG永动机 2022-07-25 22:51 阅读:1255 评论:0 推荐:0 编辑

Verilog FIFO设计-从同步开始说起

行走的BUG永动机 2022-04-06 10:20 阅读:151 评论:0 推荐:0 编辑

SystemVerilog联合体

行走的BUG永动机 2022-01-02 16:51 阅读:108 评论:0 推荐:0 编辑

公告

昵称：行走的BUG永动机
园龄： 3年2个月
粉丝： 2
关注： 1

<

2025年3月

>

日

一

二

三

四

五

六

23

24

25

26

27

28

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

随笔分类

随笔档案

阅读排行榜

推荐排行榜

1. 学习记录-Python的局部变量和全局变量(1)