会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Hutuerdan
随笔 - 6 文章 - 0 评论 - 0 阅读 -
2752
博客园
首页
新随笔
联系
管理
订阅
2024年6月22日
用verilog/systemverilog 设计fifo (2)
摘要: 目录异步fifo实现中要解决的问题信号同步到那个时钟域读写指针转化为格雷码格雷码表示的读写地址如何判断空满?异步fifo verilog代码 异步fifo实现中要解决的问题 异步fifo和同步fifo功能相似,但是它的读写由两个时钟信号控制,所以它的设计和同步fifo不同,需要考虑更多的因素。 信号
阅读全文
posted @ 2024-06-22 18:13 糊涂二蛋
阅读(134)
评论(0)
推荐(0)
编辑
公告
昵称:
糊涂二蛋
园龄:
8个月
粉丝:
1
关注:
0
+加关注
<
2025年3月
>
日
一
二
三
四
五
六
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
随笔分类
verilog(5)
随笔档案
2024年6月(6)
相册
verilog(1)
阅读排行榜
1. verilog 中实现 sram 代码(662)
2. valid/ready握手机制及verilog代码(605)
3. verilog实现格雷码和二进制码的相互转换(507)
4. 搭建verilog/systemverilog学习环境(505)
5. 用verilog/systemverilog 设计fifo (1)(339)
点击右上角即可分享