会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Hutuerdan
博客园
首页
新随笔
联系
管理
订阅
2024年6月22日
用verilog/systemverilog 设计fifo (2)
摘要: 目录异步fifo实现中要解决的问题信号同步到那个时钟域读写指针转化为格雷码格雷码表示的读写地址如何判断空满?异步fifo verilog代码 异步fifo实现中要解决的问题 异步fifo和同步fifo功能相似,但是它的读写由两个时钟信号控制,所以它的设计和同步fifo不同,需要考虑更多的因素。 信号
阅读全文
posted @ 2024-06-22 18:13 糊涂二蛋
阅读(16)
评论(0)
推荐(0)
编辑
公告