随笔 - 6 文章 - 0 评论 - 0 阅读 - 3331

2024年6月23日

摘要：目录valid/ready握手协议valid/ready状态机verilog实现代码波形文件 valid/ready握手协议在两个模块之间传输数据时候，可以使用valid/ready握手协议，保证数据传输的有效性。发送方准备发送数据时，它发送valid信号给接收方，接收方准备好可以接收数据时候，阅读全文

posted @ 2024-06-23 19:39 糊涂二蛋阅读(773) 评论(0) 推荐(0)

2024年6月22日

用verilog/systemverilog 设计fifo (2)

摘要：目录异步fifo实现中要解决的问题信号同步到那个时钟域读写指针转化为格雷码格雷码表示的读写地址如何判断空满？异步fifo verilog代码异步fifo实现中要解决的问题异步fifo和同步fifo功能相似，但是它的读写由两个时钟信号控制，所以它的设计和同步fifo不同，需要考虑更多的因素。信号阅读全文

posted @ 2024-06-22 18:13 糊涂二蛋阅读(155) 评论(0) 推荐(0)

2024年6月20日

verilog实现格雷码和二进制码的相互转换

摘要：目录格雷码的介绍二进制码转化为格雷码格雷码转化为二进制码verilog实现代码格雷码的介绍在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code），另外由于最大数与最小数之间也仅一位数不同，即“首尾相连”，因此又称循环码或反射码。在数字系统中，常要阅读全文

posted @ 2024-06-20 10:43 糊涂二蛋阅读(598) 评论(0) 推荐(0)

2024年6月14日

用verilog/systemverilog 设计fifo (1)

摘要：目录fifo的基本原理基于计数器的同步fifo实现(1)基于计数器的同步fifo实现(2)基于高位扩展法的fifo实现 fifo的基本原理 FIFO(first in first out)，即先进先出存储器，功能与数据结构中的队列相似。在IC设计中，FIFO常用来缓冲突发数据，流式数据与块数据的转阅读全文

posted @ 2024-06-14 18:57 糊涂二蛋阅读(371) 评论(0) 推荐(0)

verilog 中实现 sram 代码

摘要：目录verilog/systemverilog中sram的实现sram的基本知识verilog/systemverilog中sram的实现单口SSRAM(同步SRAM)单时钟简双口SSRAM(同步SRAM)单时钟真双口SSRAM(同步SRAM)双时钟简双口SSRAM(同步SRAM)双时钟真双口SSR 阅读全文

posted @ 2024-06-14 08:08 糊涂二蛋阅读(800) 评论(0) 推荐(0)

2024年6月8日

搭建verilog/systemverilog学习环境

摘要：目录仿真软件选择使用iverilog的基本步骤仿真软件选择学习verilog或者systemverilog过程中，使用那种仿真软件？当然最好是使用synopsys的vcs+verdi的组合，功能强大，而且大部分公司也使用synopsys的eda软件，如果熟练掌握vcs+verdi对以后工作中使用阅读全文

posted @ 2024-06-08 20:50 糊涂二蛋阅读(634) 评论(0) 推荐(0)