会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
The notes of Eli
博客园
首页
新随笔
联系
订阅
管理
04 2018 档案
ToDo
摘要:Verilog/VHDL Synthesis (even just for FPGA) Static Timing (setup time/hold time) Back-annotated gate level simulation Basic digital design concepts (F
阅读全文
posted @
2018-04-05 12:35
TheNotesOfEli
阅读(161)
评论(0)
推荐(0)
编辑
公告