微机原理与汇编语言--第七周作业

一、选择题
（一）若要检查AX寄存器中的D12位是否为1，但不改变其中的值，应该用（ A ）指令。
A、TEST AX，1000H B、OR AX，1100H
C、XOR AX，1000H D、AND AX，1000H
（二）CPU在执行OUT DX，AL指令时，（ D ）寄存器的内容送到地址总线上。
A、AX B、CX C、DX D、AL
（三）CPU在执行OUT DX，AL指令时，（ D ）寄存器的内容送到数据总线上。
A、AX B、CX C、DX D、AL
（四）8086 CPU在执行IN AL，DX指令时，AL寄存器的内容由（ A ）上输入。
A、数据总线 B、 地址总线 C、存储器 D、硬盘
（五）在利用总线对存储器进行访问时，地址信号有效和数据信号有效的时间关系应该是（ A ）
A、地址信号较先有效 B、二者同时有效
C、数据信号较先有效 D、同时高电平
（六）当 8086 CPU 采样到 READY=0 ，则 CPU 将 （ D ）。
A、执行停机指令 B、重新发送地址码
C、执行空操作指令 D、插入等待周期

二、填空题
（一）总线信号分成三组，分别是数据总线、地址总线 和控制总线。
（二）CMP CX，1A2CH指令之后是JZ指令，发生转移的条件是CX= 0 ，此时ZF=1 。
（三）8086 CPU中用于选择CPU工作模式的引脚是 MN/MX/ 。
（四）8086 CPU中用于选择访问对象的引脚是 M/IO 。
（五）8086 CPU用 ALE 引脚的信号下降沿在T1结束时将地址信息锁存在地址锁存器中。
（六）8086 CPU的外部中断引脚有 INTA/ 和INTR两个。
（七）8086 CPU执行指令“MOV [SI], DX”时，在其引脚上将产生存储器写总线操作；CPU预取指令时，在其引脚上将产生____存储器读 _总线操作。
（八）占用总线进行数据传输，一般需要经过总线请求和仲裁、__寻址 、数据传送和结束4个阶段。
（九）存储系统中的局部性原理可以从时间局部性和 空间局限性 两个方面来理解。
（十）8086 CPU无等待的总线周期由_4_个T状态组成。
（十一）如果8086 CPU处理器的时钟频率为500MHz，则每个时钟周期T的持续时间为2ns。

三、分析题
（一）设计一个存储器接口电路，其中部分电路给出如下图所示，要求该存储系统的地址范围为0DC000H～0DCFFFH，可增加的器件可以是基本门电路（与门、或门、非门、与非门、或非门），完成74LS138同CS的连接，画出虚线框中门电路。

两个异或+1个异或
（二）(选做)在8086 CPU处理器系统中，假设地址总线A19～A15输出01100时译码电路产生一个有效的片选信号，选中一个存储器芯片，A14～A0用作片内寻址。请计算出这个芯片对应的主存空间的物理地址范围？这个芯片容量是多大？