Quartus直接调用Modelsim仿真IP遇到的问题 （FIFO）

之前看到的文章中说明了怎么仿真IP，但是找不到了，自己写一篇

1.写好主要的vhdl文件，然后生成testbench文件

2.写testbench中的激励然后设置

3.设置testbenches文件，new

这里注意：

第一个框中填写的是这个testbench的文件名，也就是后缀是xxx.vht的文件的名字

第二个框是entity的名字，自动生成的是xxx_vhd_tst，在名字后面加了"_vhd_tst”

第三个框设置一个较短的时间，如果不设置，直接调用后modelsim会一直仿真下去

第四个框，选择你的testbench文件，一般就在第二步中，设置的ouput中

一路ok，结束

注意：

这里有多个testbenc文件的时候，注意选择对应的文件

5.开始rtl仿真

6.问题出现，这里直接调用，仿真出来的结果没有波形

网上没有查阅到有用的资料，于是看到自动生成的work库中，只有2个文件，添加fifo_test.vhd文件后，仿真波形正常，不知道为什么自动调用的还没有添加仿真的vhdl文件，是不是自己哪里设置的疏漏

正常后的波形和lib