2025年1月13日
电路中的开漏输出与推挽输出-灌电流、拉电流、上拉电阻
摘要： 1 开漏输出与推挽输出是两个相对的概念 推挽输出推挽电路即两个同类型的管子交替导通。 如示意图中，一个P型场效应管与一个N型场效应管组成开漏输出。 当输入端为高电平时，N型管导通，输出端为一个低电平；当输入端为低电平时，P型管导通，输出端为一个高电平。用推挽电路能得到高低电平的快速切换，蜂鸣器、LE 阅读全文
posted @ 2025-01-13 19:17 咸鱼书生 阅读(138) 评论(0) 推荐(0) 编辑
推挽输出和开漏输出的区别
摘要： 推挽输出（Push-Pull Output）和开漏输出（Open Drain Output）是两种常见的电子电路输出配置，它们在驱动负载（如LED灯、传感器、其他IC等）时具有不同的工作原理和应用场景。 一、推挽输出推挽输出配置中，输出端由两个晶体管构成：一个N沟道晶体管和一个P沟道晶体管。这两个晶 阅读全文
posted @ 2025-01-13 19:15 咸鱼书生 阅读(285) 评论(0) 推荐(0) 编辑
2024年11月18日
PCIE 性能解释
摘要： 概述 PCI Express技术， 是串行点对点互连协议， 提供用于可靠数据的高带宽可扩展解决方案传输。 虽然 PCIe传输速率相比PCI非常快，但是用户应该了理解原始bit rate传输与有效data传输数据性能不同之处 。 本文探讨了 PCI Express 的性能影响因素，提供如何评估系统性能 阅读全文
posted @ 2024-11-18 10:35 咸鱼书生 阅读(270) 评论(0) 推荐(0) 编辑
2024年11月5日
总线28讲，CAN总线两端，到底为什么要加120欧姆电阻？
摘要： “车辆技术”的朋友们应该都知道，CAN总线是需要在两端添加两个120欧姆的终端电阻的，使线路总电阻为60欧姆。 这是一个几乎所有人都知道，但是几乎所有人都说不清楚的知识点。 我们通常情况下都会有这样的经验，给网络加上一个120欧的电阻，报文就能发出去了，把电阻拿掉，报文就发不出去了，所以我们也就习惯 阅读全文
posted @ 2024-11-05 16:17 咸鱼书生 阅读(1096) 评论(0) 推荐(0) 编辑
UART/RS232串口通讯协议解析
摘要： 概述 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上。 具体实物表现为独立的模块化芯片 阅读全文
posted @ 2024-11-05 16:17 咸鱼书生 阅读(387) 评论(0) 推荐(0) 编辑
RS-232与RS-422及RS-485三者之间的特性与区别
摘要： RS232概述 RS-232接口符合美国电子工业联盟（EIA）制定的串行数据通信的接口标准，原始编号全称是EIA-RS-232（简称232，RS232）。它被广泛用于计算机串行接口外设连接。连接电缆和机械、电气特性、信号功能及传送过程。 RS-232-C标准规定的数据传输速率为每秒50、75、100 阅读全文
posted @ 2024-11-05 16:16 咸鱼书生 阅读(1289) 评论(0) 推荐(0) 编辑
理解串口通信以及232，485，422常见问题
摘要： 这里并不对串口的编程作讲解，主要是从应用的角度去讲一讲。因为更多的时候，都是产品做好了，比如触摸屏需要和控制器，PLC通信。理想的情况下，一般只要一上电，不需要太多的操作和配置，就可以通信上。 在这里罗列了一些问题，待会对这些问题讲一讲，看是否有类似的情况，也许可以一起交流分享。 1.电脑使用USB 阅读全文
posted @ 2024-11-05 16:16 咸鱼书生 阅读(295) 评论(0) 推荐(0) 编辑
PCIe系列专题之四：4.1 物理层数据流解析
摘要： 一、故事前传 前面的文章针对PCIe的一部分内容已经做了解析。 较为详细解释请见之前的文章： 1. PCIe技术概述； 2.0~2.8 PCIe Transaction layer事务层详细解析； 3.0~3.2 PCIe数据链路层详细解析； 4.0 PCIe物理层结构解析； 二、物理层数据流 上一 阅读全文
posted @ 2024-11-05 16:15 咸鱼书生 阅读(84) 评论(0) 推荐(0) 编辑
PCIe系列专题之四：4.0 物理层结构解析
摘要： 一、故事前传 前面的文章针对PCIe的一部分内容已经做了解析。 较为详细解释请见之前的文章： 1. PCIe技术概述； 2.0~2.8 PCIe Transaction layer事务层详细解析； 3.0~3.2 PCIe数据链路层详细解析； 二、物理层结构 在PCIe体系中，物理层处于最底层。发送 阅读全文
posted @ 2024-11-05 16:14 咸鱼书生 阅读(59) 评论(0) 推荐(0) 编辑
PCIe系列专题之三：3.2 数据链路层Ack/Nak机制解析
摘要： 一、故事前传 前面的文章针对PCIe的一部分内容已经做了解析。 较为详细解释请见之前的文章： 1. PCIe技术概述； 2.0~2.8 PCIe Transaction layer事务层详细解析； 3.0 PCIe数据链路层概述； 3.1 PCIe数据链路层DLLP结构与类型介绍； 二、Ack/Na 阅读全文
posted @ 2024-11-05 16:13 咸鱼书生 阅读(117) 评论(0) 推荐(0) 编辑
下一页
点击右上角即可分享
微信分享提示