会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Yirui Li
仅作个人学习的记录,如有侵权请联系并告知删除~
博客园
首页
新随笔
联系
订阅
管理
2020年11月26日
SDRAM--Verilog及仿真(4)
摘要: (4)从SDRAM读出数据。跟写原理一致。 前几个以及这个博文都用到的命令解释! 代码设计就不帖了。 仿真结果: 开始初始化: 初始化之后就开始写数据,并且满足15us的时间间隔,还会暂停写,跑去刷新,然后继续再写。 写完512个数据换第二行写 写完数据并不会立即读,而是一直在刷新,当读触发信号到达
阅读全文
posted @ 2020-11-26 13:12 LiYiRui
阅读(186)
评论(0)
推荐(0)
编辑
公告