2020年11月25日
SDRAM--Verilog及仿真（3）
摘要： （3）向SDRAM写入数据。 观看视频：https://www.bilibili.com/video/BV16t411H7iw?p=7 这里设计往SDRAM中写入两行数据。 SDRAM写时序图： ‘写’的状态机： 状态REQ是写请求状态。 状态PRE是预充电状态。 退出‘写’的三种情况： ①数据已经 阅读全文
posted @ 2020-11-25 21:56 LiYiRui 阅读(238) 评论(0) 推荐(0) 编辑