FPGA DSP 经验交流

摘要： 最近写的一个SRAM控制器verilog格式 不对的地方高人多指点控制外部SRAM需要注意什么？在代码风格上如何描述更稳定可靠呢？module SRAM_TEST(i_Reset_n,i_Clock,i_EN,i_StepByStep,i_WR_Control,o_W_FullSign,/* SRAM Interface */o_Sram_add,io_Sram_data,o_Sram_CE_n,... 阅读全文

摘要： 从SRAM中读写一个数据问题——Verilog2009-04-24 14:21从SRAM中读写一个数据问题——Verilog操作SRAM(IS63lv1024)，向SRAM写入一个数据；并从SRAM中读出数据；如果读出的数据与写入的一样，说明写读成功，LED2闪烁，否则，SRAM操作不成功。现在一直没有实验成功，请高手指教，谢谢！HDL语言：VERI... 阅读全文

摘要： 我这个程序是51(89c51)单片机通过fpga读写sram中fpga的接口模块的程序（verilog语言），问题是读写会出现错误，sram的时序我已注意检查了一次，仿真时序也是合理的，但是读写500个还是有70个左右的错误，所以希望大家帮忙看看。硬件方面：共两块板子，系统板，fpga板（有sram_is61lc12816）之间的数据总线是直接相连的，读写，片选是分别通过一个电阻连接的（阻值记不清... 阅读全文

摘要： http://www.analog.com/en/evaluation-boards-kits/evaluation-boards-kits/resources/analog-to-digital-converters/ad-converters/listing.html22-Bit Data Acquisition System AD7940 Stamp SPI Daughter Card AD... 阅读全文

摘要： VHDL编程基础－ADC接口 1推荐刚刚写了一个FPGA控制ADC的程序，用状态机实现的。ADC型号是ADS7842。(仅供参考)源程序如下：LIBRARY ieee;USE ieee.std_logic_1164.all;----------------------------------------------------------------------------------------... 阅读全文

摘要： 并转串——串转并 要求：并行输入1 byte，串行输出，无数据时输出高电平，输出格式1100+8bit+奇偶校验+0011（停止位） 串行输入，并行输出，检测是否奇偶校验错误，是否有帧传输错误 传输每bit数据占16个clock周期 //transmitter.v module transmitter(in_clk, in_resetn, in_Data, in_DataE... 阅读全文

摘要： Writing Efficient Testbenches 编写高效的测试设计（testbenches） 原文作者：Mujtaba Hamid 注： 一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。Testbenches建议编写有效的测试代码来通过软件实现可靠的验证。无意中发现，顺手译为中文，以备将来方便。也贴给没有找到更好中文版本的同道人。 Testbenche... 阅读全文

摘要： parameter CLK_CYC_20M = 50;initial begin clk_20m = 1'b0; forever #(CLK_CYC_20M / 2) clk_20m = ~clk_20m; //40MHz clockend20M 晶体，周期50nS,半个周期为25ns;因此 forever 每隔25nS 方波翻转一次。 说明经常使用的测试设计的结构 :1: 产生时钟信号 使用系... 阅读全文

摘要： “单比特信号同步” 学习笔记 1. 概述 信号同步的目的是防止新时钟域中第一级触发器 的亚稳态信号对下一级逻辑造成影响。 简单的同步器由两个触发器串联而成，中间没有其它组合电路。 这种设计可以保证后面的触发器获得前一个触发器输出时 前一个触发器已退出了亚稳态，并且输出已稳定。 2.信号同步的要求 为了使同步工作能正常进行 从某个时钟域传来的信号应先通过原时钟域上的一个触发器... 阅读全文

摘要： Storage NAS and SAN ProductName Vendor Type SignOnce SupportedDevices Serial ATA I/II Host Controller (SATA_H1) ASICS World Service, Ltd. AllianceCORE X Virtex-4 FX, Virtex-5 LXT Fibre Channel Pt. t... 阅读全文